| 1 | JDF G |
|---|
| 2 | // Created by Project Navigator ver 1.0 |
|---|
| 3 | PROJECT radio_controller |
|---|
| 4 | DESIGN radio_controller |
|---|
| 5 | DEVFAM virtex2p |
|---|
| 6 | DEVFAMTIME 0 |
|---|
| 7 | DEVICE xc2vp4 |
|---|
| 8 | DEVICETIME 0 |
|---|
| 9 | DEVPKG fg456 |
|---|
| 10 | DEVPKGTIME 0 |
|---|
| 11 | DEVSPEED -6 |
|---|
| 12 | DEVSPEEDTIME 0 |
|---|
| 13 | DEVTOPLEVELMODULETYPE HDL |
|---|
| 14 | TOPLEVELMODULETYPETIME 0 |
|---|
| 15 | DEVSYNTHESISTOOL XST (VHDL/Verilog) |
|---|
| 16 | SYNTHESISTOOLTIME 0 |
|---|
| 17 | DEVSIMULATOR Modelsim |
|---|
| 18 | SIMULATORTIME 0 |
|---|
| 19 | DEVGENERATEDSIMULATIONMODEL VHDL |
|---|
| 20 | GENERATEDSIMULATIONMODELTIME 0 |
|---|
| 21 | SUBLIB radio_controller_v1_01_a VhdlLibrary vhdl |
|---|
| 22 | LIBFILE C:\edk_user_repository\MyProcessorIPLib\pcores\radio_controller_v1_01_a\hdl\vhdl\radio_controller.vhd radio_controller_v1_01_a vhdl |
|---|
| 23 | SOURCE C:\edk_user_repository\MyProcessorIPLib\pcores\radio_controller_v1_01_a\hdl\verilog\user_logic.v |
|---|
| 24 | SUBLIB proc_common_v2_00_a VhdlLibrary vhdl |
|---|
| 25 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\proc_common_pkg.vhd proc_common_v2_00_a vhdl |
|---|
| 26 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\family.vhd proc_common_v2_00_a vhdl |
|---|
| 27 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\or_muxcy.vhd proc_common_v2_00_a vhdl |
|---|
| 28 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\or_gate.vhd proc_common_v2_00_a vhdl |
|---|
| 29 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\counter_bit.vhd proc_common_v2_00_a vhdl |
|---|
| 30 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\counter.vhd proc_common_v2_00_a vhdl |
|---|
| 31 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\inferred_lut4.vhd proc_common_v2_00_a vhdl |
|---|
| 32 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\srl_fifo2.vhd proc_common_v2_00_a vhdl |
|---|
| 33 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\pf_counter_bit.vhd proc_common_v2_00_a vhdl |
|---|
| 34 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\pf_counter.vhd proc_common_v2_00_a vhdl |
|---|
| 35 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\pf_counter_top.vhd proc_common_v2_00_a vhdl |
|---|
| 36 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\pf_occ_counter.vhd proc_common_v2_00_a vhdl |
|---|
| 37 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\pf_occ_counter_top.vhd proc_common_v2_00_a vhdl |
|---|
| 38 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\pf_adder_bit.vhd proc_common_v2_00_a vhdl |
|---|
| 39 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\pf_adder.vhd proc_common_v2_00_a vhdl |
|---|
| 40 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\pf_dpram_select.vhd proc_common_v2_00_a vhdl |
|---|
| 41 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\srl16_fifo.vhd proc_common_v2_00_a vhdl |
|---|
| 42 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\pselect.vhd proc_common_v2_00_a vhdl |
|---|
| 43 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\valid_be.vhd proc_common_v2_00_a vhdl |
|---|
| 44 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\ld_arith_reg.vhd proc_common_v2_00_a vhdl |
|---|
| 45 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\mux_onehot.vhd proc_common_v2_00_a vhdl |
|---|
| 46 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\down_counter.vhd proc_common_v2_00_a vhdl |
|---|
| 47 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\ipif_pkg.vhd proc_common_v2_00_a vhdl |
|---|
| 48 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\ipif_steer.vhd proc_common_v2_00_a vhdl |
|---|
| 49 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\proc_common_v2_00_a\hdl\vhdl\direct_path_cntr_ai.vhd proc_common_v2_00_a vhdl |
|---|
| 50 | SUBLIB interrupt_control_v1_00_a VhdlLibrary vhdl |
|---|
| 51 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\interrupt_control_v1_00_a\hdl\vhdl\interrupt_control.vhd interrupt_control_v1_00_a vhdl |
|---|
| 52 | SUBLIB wrpfifo_v1_01_b VhdlLibrary vhdl |
|---|
| 53 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\wrpfifo_v1_01_b\hdl\vhdl\pf_dly1_mux.vhd wrpfifo_v1_01_b vhdl |
|---|
| 54 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\wrpfifo_v1_01_b\hdl\vhdl\ipif_control_wr.vhd wrpfifo_v1_01_b vhdl |
|---|
| 55 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\wrpfifo_v1_01_b\hdl\vhdl\wrpfifo_dp_cntl.vhd wrpfifo_v1_01_b vhdl |
|---|
| 56 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\wrpfifo_v1_01_b\hdl\vhdl\wrpfifo_top.vhd wrpfifo_v1_01_b vhdl |
|---|
| 57 | SUBLIB rdpfifo_v1_01_b VhdlLibrary vhdl |
|---|
| 58 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\rdpfifo_v1_01_b\hdl\vhdl\ipif_control_rd.vhd rdpfifo_v1_01_b vhdl |
|---|
| 59 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\rdpfifo_v1_01_b\hdl\vhdl\rdpfifo_dp_cntl.vhd rdpfifo_v1_01_b vhdl |
|---|
| 60 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\rdpfifo_v1_01_b\hdl\vhdl\rdpfifo_top.vhd rdpfifo_v1_01_b vhdl |
|---|
| 61 | SUBLIB opb_ipif_v3_01_a VhdlLibrary vhdl |
|---|
| 62 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\opb_ipif_v3_01_a\hdl\vhdl\reset_mir.vhd opb_ipif_v3_01_a vhdl |
|---|
| 63 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\opb_ipif_v3_01_a\hdl\vhdl\brst_addr_cntr.vhd opb_ipif_v3_01_a vhdl |
|---|
| 64 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\opb_ipif_v3_01_a\hdl\vhdl\opb_flex_addr_cntr.vhd opb_ipif_v3_01_a vhdl |
|---|
| 65 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\opb_ipif_v3_01_a\hdl\vhdl\brst_addr_cntr_reg.vhd opb_ipif_v3_01_a vhdl |
|---|
| 66 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\opb_ipif_v3_01_a\hdl\vhdl\opb_be_gen.vhd opb_ipif_v3_01_a vhdl |
|---|
| 67 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\opb_ipif_v3_01_a\hdl\vhdl\srl_fifo3.vhd opb_ipif_v3_01_a vhdl |
|---|
| 68 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\opb_ipif_v3_01_a\hdl\vhdl\write_buffer.vhd opb_ipif_v3_01_a vhdl |
|---|
| 69 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\opb_ipif_v3_01_a\hdl\vhdl\opb_bam.vhd opb_ipif_v3_01_a vhdl |
|---|
| 70 | LIBFILE C:\EDK\\hw\XilinxProcessorIPLib\pcores\opb_ipif_v3_01_a\hdl\vhdl\opb_ipif.vhd opb_ipif_v3_01_a vhdl |
|---|
| 71 | [STRATEGY-LIST] |
|---|
| 72 | Normal=True |
|---|
